include/m323def.inc

   1 ;***************************************************************************\r
   2 ;* A P P L I C A T I O N   N O T E   F O R   T H E   A V R   F A M I L Y\r
   3 ;* \r
   4 ;* Number                       :AVR000\r
   5 ;* File Name                :"m323def.inc"\r
   6 ;* Title                        :Register/Bit Definitions for the ATmega323\r
   7 ;* Date                 :99.08.25\r
   8 ;* Version              :1.00\r
   9 ;* Support telephone    :+47 72 88 43 88 (ATMEL Norway)\r
  10 ;* Support fax              :+47 72 88 43 99 (ATMEL Norway)\r
  11 ;* Support E-mail           :avr@atmel.no\r
  12 ;* Target MCU               :ATmega323\r
  13 ;*\r
  14 ;* DESCRIPTION\r
  15 ;* When including this file in the assembly program file, all I/O register      \r
  16 ;* names and I/O register bit names appearing in the data book can be used.\r
  17 ;* In addition, the six registers forming the three data pointers X, Y and\r
  18 ;* Z have been assigned names XL - ZH. Highest RAM address for Internal \r
  19 ;* SRAM is also defined \r
  20 ;*\r
  21 ;* The Register names are represented by their hexadecimal address.\r
  22 ;* \r
  23 ;* The Register Bit names are represented by their bit number (0-7).\r
  24 ;* \r
  25 ;* Please observe the difference in using the bit names with instructions\r
  26 ;* such as "sbr"/"cbr" (set/clear bit in register) and "sbrs"/"sbrc" \r
  27 ;* (skip if bit in register set/cleared). The following example illustrates\r
  28 ;* this:\r
  29 ;* \r
  30 ;* in   r16,PORTB               ;read PORTB latch\r
  31 ;* sbr  r16,(1<<PB6)+(1<<PB5)   ;set PB6 and PB5 (use masks, not bit#)\r
  32 ;* out  PORTB,r16               ;output to PORTB\r
  33 ;*\r
  34 ;* in   r16,TIFR                ;read the Timer Interrupt Flag Register\r
  35 ;* sbrc r16,TOV0                ;test the overflow flag (use bit#)\r
  36 ;* rjmp TOV0_is_set             ;jump if set\r
  37 ;* ...                          ;otherwise do something else\r
  38 ;***************************************************************************\r
  39 \r
  40 ;***** Specify Device\r
  41 .device ATmega323\r
  42 \r
  43 ;***** I/O Register Definitions\r
  44 .equ    SREG    =$3f\r
  45 .equ    SPH         =$3e\r
  46 .equ    SPL         =$3d\r
  47 .equ    OCR0    =$3c\r
  48 .equ    GIMSK   =$3b            ; For compatibility, keep both names until further\r
  49 .equ    GICR    =$3b            ; new name for GIMSK\r
  50 .equ    GIFR    =$3a\r
  51 .equ    TIMSK   =$39\r
  52 .equ    TIFR    =$38\r
  53 .equ    SPMCR   =$37\r
  54 .equ    TWCR    =$36\r
  55 .equ    MCUCR   =$35\r
  56 .equ    MCUSR   =$34            ; For compatibility, \r
  57 .equ    MCUCSR  =$34            ; keep both names until further\r
  58 .equ    TCCR0   =$33\r
  59 .equ    TCNT0   =$32\r
  60 .equ    OSCCAL  =$31\r
  61 .equ    SFIOR   =$30\r
  62 .equ    TCCR1A  =$2f\r
  63 .equ    TCCR1B  =$2e\r
  64 .equ    TCNT1H  =$2d\r
  65 .equ    TCNT1L  =$2c\r
  66 .equ    OCR1AH  =$2b\r
  67 .equ    OCR1AL  =$2a\r
  68 .equ    OCR1BH  =$29\r
  69 .equ    OCR1BL  =$28\r
  70 .equ    ICR1H   =$27\r
  71 .equ    ICR1L   =$26\r
  72 .equ    TCCR2   =$25\r
  73 .equ    TCNT2   =$24\r
  74 .equ    OCR2    =$23\r
  75 .equ    ASSR    =$22\r
  76 .equ    WDTCR   =$21\r
  77 .equ    UBRRH   =$20            ;  Note! UCSRC equals UBRRH\r
  78 .equ    EEARH   =$1f\r
  79 .equ    EEARL   =$1e\r
  80 .equ    EEDR    =$1d\r
  81 .equ    EECR    =$1c\r
  82 .equ    PORTA   =$1b\r
  83 .equ    DDRA    =$1a\r
  84 .equ    PINA    =$19\r
  85 .equ    PORTB   =$18\r
  86 .equ    DDRB    =$17\r
  87 .equ    PINB    =$16\r
  88 .equ    PORTC   =$15\r
  89 .equ    DDRC    =$14\r
  90 .equ    PINC    =$13\r
  91 .equ    PORTD   =$12\r
  92 .equ    DDRD    =$11\r
  93 .equ    PIND    =$10\r
  94 .equ    SPDR    =$0f\r
  95 .equ    SPSR    =$0e\r
  96 .equ    SPCR    =$0d\r
  97 .equ    UDR         =$0c\r
  98 .equ    UCSRA   =$0b\r
  99 .equ    UCSRB   =$0a\r
 100 .equ    UCSRC   =$20            ;  Note! UCSRC equals UBRRH\r
 101 .equ    UBRRL   =$09\r
 102 .equ    ACSR    =$08\r
 103 .equ    ADMUX   =$07\r
 104 .equ    ADCSR   =$06\r
 105 .equ    ADCH    =$05\r
 106 .equ    ADCL    =$04\r
 107 .equ    TWDR    =$03\r
 108 .equ    TWAR    =$02\r
 109 .equ    TWSR    =$01\r
 110 .equ    TWBR    =$00\r
 111 \r
 112 \r
 113 \r
 114 ;***** Bit Definitions\r
 115 ;GIMSK\r
 116 .equ    INT1    =7\r
 117 .equ    INT0    =6\r
 118 .equ    INT2    =5\r
 119 .equ    IVSEL   =1              ; interrupt vector select\r
 120 .equ    IVCE    =0              ; interrupt vector change enable\r
 121 \r
 122 ;GIFR\r
 123 .equ    INTF1   =7\r
 124 .equ    INTF0   =6\r
 125 .equ    INTF2   =5\r
 126 \r
 127 ;TIMSK\r
 128 .equ    TOIE0   =0\r
 129 .equ    OCIE0   =1\r
 130 .equ    TOIE1   =2\r
 131 .equ    OCIE1B  =3\r
 132 .equ    OCIE1A  =4\r
 133 .equ    TICIE1  =5\r
 134 .equ    TOIE2   =6\r
 135 .equ    OCIE2   =7\r
 136 \r
 137 ;TIFR\r
 138 .equ    TOV0    =0\r
 139 .equ    OCF0    =1\r
 140 .equ    TOV1    =2\r
 141 .equ    OCF1B   =3\r
 142 .equ    OCF1A   =4\r
 143 .equ    ICF1    =5\r
 144 .equ    TOV2    =6\r
 145 .equ    OCF2    =7\r
 146 \r
 147 ;SPMCR\r
 148 .equ    SPMIE   =7\r
 149 .equ    ASB     =6\r
 150 .equ    ASRE    =4\r
 151 .equ    BLBSET  =3\r
 152 .equ    PGWRT   =2\r
 153 .equ    PGERS   =1\r
 154 .equ    SPMEN   =0\r
 155 \r
 156 ;MCUCR\r
 157 .equ    SE      =7\r
 158 .equ    SM2     =6\r
 159 .equ    SM1     =5\r
 160 .equ    SM0     =4\r
 161 .equ    ISC11   =3\r
 162 .equ    ISC10   =2\r
 163 .equ    ISC01   =1\r
 164 .equ    ISC00   =0\r
 165 \r
 166 ;MCUCSR\r
 167 .equ    JTD     =7      \r
 168 .equ    ISC2    =6\r
 169 .equ    EIH     =5\r
 170 .equ    JTRF    =4      \r
 171 .equ    WDRF    =3\r
 172 .equ    BORF    =2\r
 173 .equ    EXTRF   =1\r
 174 .equ    PORF    =0\r
 175 \r
 176 ;TCCR0\r
 177 .equ    FOC0    =7\r
 178 .equ    PWM0    =6\r
 179 .equ    COM01   =5\r
 180 .equ    COM00   =4\r
 181 .equ    CTC0    =3\r
 182 .equ    CS02    =2\r
 183 .equ    CS01    =1\r
 184 .equ    CS00    =0\r
 185 \r
 186 ;TCCR1A\r
 187 .equ    COM1A1  =7\r
 188 .equ    COM1A0  =6\r
 189 .equ    COM1B1  =5\r
 190 .equ    COM1B0  =4\r
 191 .equ    FOC1A   =3\r
 192 .equ    FOC1B   =2\r
 193 .equ    PWM11   =1\r
 194 .equ    PWM10   =0\r
 195 \r
 196 ;TCCR1B\r
 197 .equ    ICNC1   =7\r
 198 .equ    ICES1   =6\r
 199 .equ    CTC11   =4\r
 200 .equ    CTC10   =3\r
 201 .equ    CTC1    =3              ; Obsolete - Included for backward compatibility\r
 202 .equ    CS12    =2\r
 203 .equ    CS11    =1\r
 204 .equ    CS10    =0\r
 205 \r
 206 ;TCCR2\r
 207 .equ    FOC2    =7\r
 208 .equ    PWM2    =6\r
 209 .equ    COM21   =5\r
 210 .equ    COM20   =4\r
 211 .equ    CTC2    =3\r
 212 .equ    CS22    =2\r
 213 .equ    CS21    =1\r
 214 .equ    CS20    =0\r
 215 \r
 216 ;SFIOR\r
 217 .equ    RPDD    =7\r
 218 .equ    RPDC    =6\r
 219 .equ    RPDB    =5\r
 220 .equ    RPDA    =4\r
 221 .equ    ACME    =3\r
 222 .equ    PUD     =2\r
 223 .equ    PSR2    =1\r
 224 .equ    PSR10   =0\r
 225 \r
 226 ;WDTCR\r
 227 .equ    WDTOE   =4\r
 228 .equ    WDE     =3\r
 229 .equ    WDP2    =2\r
 230 .equ    WDP1    =1\r
 231 .equ    WDP0    =0\r
 232 \r
 233 ;EECR\r
 234 .equ    EERIE   =3\r
 235 .equ    EEMWE   =2\r
 236 .equ    EEWE    =1\r
 237 .equ    EERE    =0\r
 238 \r
 239 ;PORTA\r
 240 .equ    PA7     =7\r
 241 .equ    PA6     =6\r
 242 .equ    PA5     =5\r
 243 .equ    PA4     =4\r
 244 .equ    PA3     =3\r
 245 .equ    PA2     =2\r
 246 .equ    PA1     =1\r
 247 .equ    PA0     =0\r
 248 \r
 249 ;DDRA\r
 250 .equ    DDA7    =7\r
 251 .equ    DDA6    =6\r
 252 .equ    DDA5    =5\r
 253 .equ    DDA4    =4\r
 254 .equ    DDA3    =3\r
 255 .equ    DDA2    =2\r
 256 .equ    DDA1    =1\r
 257 .equ    DDA0    =0\r
 258 \r
 259 ;PINA\r
 260 .equ    PINA7   =7\r
 261 .equ    PINA6   =6\r
 262 .equ    PINA5   =5\r
 263 .equ    PINA4   =4\r
 264 .equ    PINA3   =3\r
 265 .equ    PINA2   =2\r
 266 .equ    PINA1   =1\r
 267 .equ    PINA0   =0\r
 268 \r
 269 ;PORTB\r
 270 .equ    PB7     =7\r
 271 .equ    PB6     =6\r
 272 .equ    PB5     =5\r
 273 .equ    PB4     =4\r
 274 .equ    PB3     =3\r
 275 .equ    PB2     =2\r
 276 .equ    PB1     =1\r
 277 .equ    PB0     =0\r
 278 \r
 279 ;DDRB\r
 280 .equ    DDB7    =7\r
 281 .equ    DDB6    =6\r
 282 .equ    DDB5    =5\r
 283 .equ    DDB4    =4\r
 284 .equ    DDB3    =3\r
 285 .equ    DDB2    =2\r
 286 .equ    DDB1    =1\r
 287 .equ    DDB0    =0\r
 288 \r
 289 ;PINB\r
 290 .equ    PINB7   =7\r
 291 .equ    PINB6   =6\r
 292 .equ    PINB5   =5\r
 293 .equ    PINB4   =4\r
 294 .equ    PINB3   =3\r
 295 .equ    PINB2   =2\r
 296 .equ    PINB1   =1\r
 297 .equ    PINB0   =0\r
 298 \r
 299 ;PORTC\r
 300 .equ    PC7     =7\r
 301 .equ    PC6     =6\r
 302 .equ    PC5     =5\r
 303 .equ    PC4     =4\r
 304 .equ    PC3     =3\r
 305 .equ    PC2     =2\r
 306 .equ    PC1     =1\r
 307 .equ    PC0     =0\r
 308 \r
 309 ;DDRC\r
 310 .equ    DDC7    =7\r
 311 .equ    DDC6    =6\r
 312 .equ    DDC5    =5\r
 313 .equ    DDC4    =4\r
 314 .equ    DDC3    =3\r
 315 .equ    DDC2    =2\r
 316 .equ    DDC1    =1\r
 317 .equ    DDC0    =0\r
 318 \r
 319 ;PINC\r
 320 .equ    PINC7   =7\r
 321 .equ    PINC6   =6\r
 322 .equ    PINC5   =5\r
 323 .equ    PINC4   =4\r
 324 .equ    PINC3   =3\r
 325 .equ    PINC2   =2\r
 326 .equ    PINC1   =1\r
 327 .equ    PINC0   =0\r
 328 \r
 329 ;PORTD\r
 330 .equ    PD7     =7\r
 331 .equ    PD6     =6\r
 332 .equ    PD5     =5\r
 333 .equ    PD4     =4\r
 334 .equ    PD3     =3\r
 335 .equ    PD2     =2\r
 336 .equ    PD1     =1\r
 337 .equ    PD0     =0\r
 338 \r
 339 ;DDRD\r
 340 .equ    DDD7    =7\r
 341 .equ    DDD6    =6\r
 342 .equ    DDD5    =5\r
 343 .equ    DDD4    =4\r
 344 .equ    DDD3    =3\r
 345 .equ    DDD2    =2\r
 346 .equ    DDD1    =1\r
 347 .equ    DDD0    =0\r
 348 \r
 349 ;PIND\r
 350 .equ    PIND7   =7\r
 351 .equ    PIND6   =6\r
 352 .equ    PIND5   =5\r
 353 .equ    PIND4   =4\r
 354 .equ    PIND3   =3\r
 355 .equ    PIND2   =2\r
 356 .equ    PIND1   =1\r
 357 .equ    PIND0   =0\r
 358 \r
 359 ;UCSRA\r
 360 .equ    RXC     =7\r
 361 .equ    TXC     =6\r
 362 .equ    UDRE    =5\r
 363 .equ    FE      =4\r
 364 .equ    OR      =3              ; old name kept for compatibilty\r
 365 .equ    DOR     =3\r
 366 .equ    PE      =2\r
 367 .equ    U2X     =1\r
 368 .equ    MPCM    =0\r
 369 \r
 370 ;UCSRB\r
 371 .equ    RXCIE   =7\r
 372 .equ    TXCIE   =6\r
 373 .equ    UDRIE   =5\r
 374 .equ    RXEN    =4\r
 375 .equ    TXEN    =3\r
 376 .equ    CHR9    =2              ; old name kept for compatibilty\r
 377 .equ    UCSZ2   =2\r
 378 .equ    RXB8    =1\r
 379 .equ    TXB8    =0\r
 380 \r
 381 ;UCSRC\r
 382 .equ    URSEL   =7\r
 383 .equ    UMSEL   =6\r
 384 .equ    UPM1    =5\r
 385 .equ    UPM0    =4\r
 386 .equ    USBS    =3\r
 387 .equ    UCSZ1   =2\r
 388 .equ    UCSZ0   =1\r
 389 .equ    UCPOL   =0\r
 390                 \r
 391 ;SPCR\r
 392 .equ    SPIE    =7\r
 393 .equ    SPE     =6\r
 394 .equ    DORD    =5\r
 395 .equ    MSTR    =4\r
 396 .equ    CPOL    =3\r
 397 .equ    CPHA    =2\r
 398 .equ    SPR1    =1\r
 399 .equ    SPR0    =0\r
 400 \r
 401 ;SPSR\r
 402 .equ    SPIF    =7\r
 403 .equ    WCOL    =6\r
 404 .equ    SPI2X   =0\r
 405 \r
 406 ;ACSR\r
 407 .equ    ACD     =7\r
 408 .equ    ACBG    =6\r
 409 .equ    ACO     =5\r
 410 .equ    ACI     =4\r
 411 .equ    ACIE    =3\r
 412 .equ    ACIC    =2\r
 413 .equ    ACIS1   =1\r
 414 .equ    ACIS0   =0\r
 415 \r
 416 ;ADMUX\r
 417 .equ    REFS1   =7\r
 418 .equ    REFS0   =6\r
 419 .equ    ADLAR   =5\r
 420 .equ    MUX4    =4\r
 421 .equ    MUX3    =3\r
 422 .equ    MUX2    =2\r
 423 .equ    MUX1    =1\r
 424 .equ    MUX0    =0\r
 425 \r
 426 ;ADCSR\r
 427 .equ    ADEN    =7\r
 428 .equ    ADSC    =6\r
 429 .equ    ADFR    =5\r
 430 .equ    ADIF    =4\r
 431 .equ    ADIE    =3\r
 432 .equ    ADPS2   =2\r
 433 .equ    ADPS1   =1\r
 434 .equ    ADPS0   =0\r
 435 \r
 436 ; TWCR\r
 437 .equ    TWINT   =7\r
 438 .equ    TWEA    =6\r
 439 .equ    TWSTA   =5\r
 440 .equ    TWSTO   =4\r
 441 .equ    TWWC    =3\r
 442 .equ    TWEN    =2\r
 443 .equ    TWI_TST =1  ;Present in core test mode only. Write Only.\r
 444 .equ    TWIE    =0\r
 445 \r
 446 ; TWAR\r
 447 .equ    TWGCE   =0\r
 448 \r
 449 ;ASSR\r
 450 .equ    AS2     =3\r
 451 .equ    TCN2UB  =2\r
 452 .equ    OCR2UB  =1\r
 453 .equ    TCR2UB  =0\r
 454 \r
 455 .def    XL      =r26\r
 456 .def    XH      =r27\r
 457 .def    YL      =r28\r
 458 .def    YH      =r29\r
 459 .def    ZL      =r30\r
 460 .def    ZH      =r31\r
 461 \r
 462 .equ    FLASHEND        =$3FFF\r
 463 .equ    E2END       =$3FF\r
 464 .equ    RAMEND      =$85F\r
 465 \r
 466                         ;  byte groups\r
 467                         ;  /\/--\/--\/--\ \r
 468 .equ    SMALLBOOTSTART  =0b11111100000000  ;($3F00) smallest boot block is 256W\r
 469 .equ    SECONDBOOTSTART =0b11111000000000  ;($3E00) 2'nd boot block size is 512W\r
 470 .equ    THIRDBOOTSTART  =0b11110000000000  ;($3C00) third boot block size is 1KW\r
 471 .equ    LARGEBOOTSTART  =0b11100000000000  ;($3800) largest boot block is 2KW\r
 472 .equ    BOOTSTART       =THIRDBOOTSTART  ;OBSOLETE!!! kept for compatibility\r
 473 .equ    PAGESIZE        =64     ;number of WORDS in a page\r
 474 \r
 475 \r
 476 .equ    INT0addr=$002   ; External Interrupt0 Vector Address\r
 477 .equ    INT1addr=$004   ; External Interrupt1 Vector Address\r
 478 .equ    INT2addr=$006   ; External Interrupt2 Vector Address\r
 479 .equ    OC2addr =$008   ; Output Compare2 Interrupt Vector Address\r
 480 .equ    OVF2addr=$00a   ; Overflow2 Interrupt Vector Address\r
 481 .equ    ICP1addr=$00c   ; Input Capture1 Interrupt Vector Address\r
 482 .equ    OC1Aaddr=$00e   ; Output Compare1A Interrupt Vector Address\r
 483 .equ    OC1Baddr=$010   ; Output Compare1B Interrupt Vector Address\r
 484 .equ    OVF1addr=$012   ; Overflow1 Interrupt Vector Address\r
 485 .equ    OC0addr =$014   ; Output Compare0 Interrupt Vector Address\r
 486 .equ    OVF0addr=$016   ; Overflow0 Interrupt Vector Address\r
 487 .equ    SPIaddr =$018   ; SPI Interrupt Vector Address\r
 488 .equ    URXCaddr=$01a   ; USART Receive Complete Interrupt Vector Address\r
 489 .equ    UDREaddr=$01c   ; USART Data Register Empty Interrupt Vector Address\r
 490 .equ    UTXCaddr=$01e   ; USART Transmit Complete Interrupt Vector Address\r
 491 .equ    ADCCaddr=$020   ; ADC Interrupt Vector Address\r
 492 .equ    ERDYaddr=$022   ; EEPROM Interrupt Vector Address\r
 493 .equ    ACIaddr =$024   ; Analog Comparator Interrupt Vector Address\r
 494 .equ    TWSIaddr=$026   ; Irq. vector address for Two-Wire Interface\r
 495 .equ    SPMRaddr=$028   ; Store Program Memory Ready Interrupt Vector Address\r
 496 \r
 497 \r
 498 \r